교과목개요
본 교과목에서는 디지털 논리회로 중에서 순차논리회로를 설계하는 기법에 대해 다룬다. 순차논리회로를 설계하고 회로를 간소화하는 기법들에 대해 다루며 주요 내용은 순차논리회로 분석, 상태그래프 및 상태테이블 구성, 상태테이블 축소 및 상태할당, Iterative network 설계, PLD를 이용한 순차논리회로 설계, SM 차트 등이다.
교수목표
1.디지털시스템의 기본 특성 및 회로를 이해
2.디지털시스템 문제의 설계사양서(설계과제 I, II) 도출능력
3.C-언어를 사용한 CAD Tool의 설계(설계과제 I)와 Verilog 및 CAD Tool를 활용한 디지털 시스템의 설계 능력(설계과제 II)
주요 학습내용 및 수업진행방법
교재를 중심으로 디지털시스템 이론을 배우고, 실제 설계 예제를 통해 설계하는 기술을 배운다.
학습 성과 평가방법
1. 출석 : 10pt
2. Term Project : 20pt
3. 중간고사 : 30pt
4. 기말고사 : 40pt
교재 및 참고문헌
교재 : Fundamentals of Logic Design (6th Ed.), Charles H. Roth, Jr., Thomson Brooks/Cole, 2009.
참고문헌 : 디지털 논리회로 설계 - Verilog 기초, 김종수 외 역, 도서출판 한산, 2005.