교과목개요
교수목표
주요 학습내용 및 수업진행방법
본 강좌는 전반적으로 강의 및 질의 응답 중심으로 진행하며, 수강자의 이해증진과 Digital 회로 설계능력 배양을 위하여 Synchronous Sequential Circuit 및 Asynchronous Sequential Circuit 설계 관련 Project를 Team 단위로 수행토록한다.
학습 성과 평가방법
평가는 출석, 과제물, Project, 중간시험, 그리고 학기말시험 결과를 종합하여 시행하며, 구체적인 평가 기준은 다음과 같다.
출석 5%, 과제물 10%, Project 25%, 중간시험 25%, 학기말시험 30%
교재 및 참고문헌
- Stephen Brown and Zvonko Vranesic, "Fundamentals of Digital Logic with VHDL Design", McGraw Hill
- M. Morris Mano, "Digital Logic and Computer Design", Prentice Hall